최근 삼성전자가 미국 정부로부터 9조원 상당의 반도체 보조금을 지원받는 것으로 알려진 가운데 미국 신공장에서는 2나노(nm) 공정을 오는 2026년에 도입하는 것으로 알려졌다. 

파운드리 업계 1위인 대만 TSMC의 경우 미국의 신공장에는 2028년 2나노 공정 도입을 목표로 두고 있어 양사의 행보에 업계 안팎의 이목이 쏠린다.

나노공정은 반도체의 회로 폭을 100nm 이하로 생산하는 반도체 공정으로, 회로와 회로 폭 사이를 줄일수록 반도체 크기가 줄어들기 때문에 웨이퍼 한 장당 더 많은 칩을 만들어낼 수 있다. 

현재 가장 고도화된 공정은 3나노 공정으로 삼성전자, TSMC를 비롯한 파운드리 업계에서는 저마다 2나노 공정을 도입해 안정적 수율을 기반으로 양산에 들어가는 것을 목표로 두고 있다. 

2나노 공정의 승부처는 GAA(게이트올어라운드) 기술이다. 

삼성전자가 이미 3나노 공정에 적용했다고 밝힌 GAA(게이트올어라운드)는 향후 2나노 공정에 적용될 예정이다. 

GAA는 트랜지스터의 게이트와 채널의 닿는 면을 4개로 늘려 기존의 핀펫(FinFET) 구조보다 전력 효율 면에서 강점이 있다. 삼성전자 파운드리 사업부는 세계 최초로 GAAFET을 도입하고 MBCFET에 대한 원천 특허를 보유하고 있는 상태다. 

업계에서는 삼성전자는 이미 3나노 공정에 GAA 기술을 상용화시킨 경험이 이미 존재한다는 점에서 2나노 경쟁에서 경쟁기업들보다 우위를 가져갈 수 있다고 보고 있다. 

(*GAAFET :GAA 기술을 적용해 기존의 핀펫(FinFET) 구조와 달리 모든 면이 게이트가 될 수 있어 접적 면적을 늘려 트랜지스터의 성능을 향상시킬 수 있다.) 

(*MBCFET :Multi Bridge Channel FET. 종이처럼 얇고 긴 모양의 나노시트를 여러 장 적층하는 기술. GAA 구조 MBCFET은 이전 세대의 트랜지스터보다 더 작은 크기로 제조되어 고밀도 집적 회로에 유리하며, 전력 소모를 줄이고 성능을 향상시킬 수 있다.)

17일 국내 반도체 업계의 한 종사자는 이와 관련해 “삼성전자는 후발주자인 입장에서 아직 신시장인 2나노 공정을 빠르게 선점하는 것이 유리하다고 판단했을 것으로 보인다”라고 언급했다.

그러면서, “TSMC가 이미 장악하고 있는 3나노, 4나노보다 2나노 공정에서 승부수를 거는 것”이라고 덧붙였다.

한편, 지난 15일 경계현 삼성전자 DS 부문(반도체 사업부) 사장은 미국 공장 관련해 자신의 SNS에 "첨단 공정 기술을 기반으로 한 반도체 제조를 텍사스 중심부에 집중화함으로써 설계부터 완제품까지 미국에서 생산된 최첨단 제품을 고객에게 제공할 수 있게 됐다"라고 언급했다.

그러면서 "미국의 칩 공급망을 안정화하는 동시에 수천 개의 새로운 일자리를 창출할 것"이라고 덧붙였다.